반도체 TEST 엔지니어란?(1)

반도체 TEST 엔지니어가 하는 일은 무엇일까요?

test 엔지니어는 칩의 제품화 마지막 단계에서, 칩의 불량 여부를 판단하는 직무 입니다. 

 

반도체 process flow

 

반도체를 Design 한 후, 전 공정과 후 공정을 거쳐 chip이 만들어 지는데

test 엔지니어는 후 공정에서 일하고 있습니다. 

패키징 된 chip을 검사함으로서, 해당 칩이 제품에 들어갔을 때 이상이 없을지 미리 판별하는 직무라 할 수 있습니다. 

 

TEST 엔지니어와 뗼 수 없는 공정이 PACKAGE 공정 인데요, 

이 패키징 공정에 어느정도 배경지식이 있으면, 해당 TEST 업무에 도움이 되곤 합니다. 

다양한 패키징 공법 종류 - 출처: 앰코인 스토리

다양한 패키징 방식이 있지만, 해당 종류를 아는 것보다는 아래 패키징 목적 3가지만 기억해 두면 됩니다. 

1) Chip과 모듈 사이의 전기적 연결

chip은 보통 제품에서 단독으로 사용되지 않습니다. 어떠한 모듈이나 구성 부품으로서 다른 chip들과 상호작용 하며 동작하게 되는데, 이 때 모듈의 부품으로서 연결되기 위해 패키징을 하는 것입니다. 쉽게 말해, 볼펜에서 볼펜 '심'은 공통적으로 들어 있습니다. 이 볼펜'심'을 맨손으로 쥐고 글씨를 쓰게 되면 잉크가 손에 묻을 수도 있고, 심이 휘어져 부러질 수 있기 때문에, 겉에 알루미늄이나 특정 겁데기를 씌워 우리가 사용하듯.  또 이러한 볼펜 외곽틀에는 각 회사마다 어떠한 회사는 얇게 프레임을 제작하거나, 특정회사는 손에 닿는 곳에 고무를 추가하거나, 각각의 외관 모양이 달라지게 만들어 지듯이, 반도체 패키징은 여러 목적에 맞게 chip의 외곽을 '성형' 하는 것이라 할 수 있겠습니다. 

사실 요즘에는 BGA (Ball grid array) 방식의 패키징이 대부분을 차지 하고 있습니다. xxBGA 등으로, 앞에 붙는 xx는 BGA 방식 패키징의 종류를 특정하는 명칭이고, BGA 방식과 용어에 대해서는 정리할 필요가 있으니 하기 링크를 통해 개념은 알아두시는 것이 좋을 거라 생각합니다. 

2) Chip의 보호

chip의 보호역할도 1) 내용에서 이어집니다. 1)에서 전기적 배선의 재배치를 위해 패키징을 함과 동시에, 이러한 패키징 틀 자체는 동시에 내부의 chip을 보호할 수 있는 최소한의 튼튼한 구조로 이뤄 져야 합니다. 

 

3) 특정 환경에서 사용 최적화

반도체 chip이 온도에 민감하다는 것은 다들 알고 계실 겁니다. 이러한 chip의 발열이 지속되면 칩 내부 누설전류나 특정 pin의 불량으로 칩이 망가질 수 있습니다. 온도 변화가 심한 경우, chip의 열을 잘 흡수하는 물질로 패키징 제품을 만들 때도 있고 오히려 온도가 낮을 때는 열방출이 잘 안되게 패키징을 하기도 합니다. 온도 뿐만 아니라 압력, 습기 등 다양한 환경에 사용되는 목적에 따라 최적화된 성능을 구현하게 돕는 것, 그것이 패키징의 역할입니다. 

 

 

test 엔지니어의 직무에 설명하기 위해, 간략하게 패키징에 대한 배경지식에 대해 설명하다보니 글이 길어졌습니다. 

다음글에는 이어서, 이렇게 패키징 된 제품이 test 엔지니어 손에 들어 왔을때, 어떻게 전기적 test 를 진행하는지 설명하도록 하겠습니다. 

긴 글 읽어주셔서 감사합니다.